達(dá)芬奇技術(shù)的H.264視頻PILZ編碼器實(shí)現(xiàn)
視頻通信、視頻監(jiān)控等行業(yè)的高速發(fā)展，對(duì)視頻圖像質(zhì)量和實(shí)時(shí)性提出了越來(lái)越高的要求。H.264作為新一代的視頻編碼標(biāo)準(zhǔn)，具有很高的壓縮率和圖像質(zhì)量以及良好的網(wǎng)絡(luò)適應(yīng)性。但由于其算法復(fù)雜、實(shí)現(xiàn)困難，很難達(dá)到設(shè)計(jì)的要求。

達(dá)芬奇技術(shù)的H.264視頻PILZ編碼器實(shí)現(xiàn)
達(dá)芬奇（DaVinci）技術(shù)為高效的視頻編碼算法的優(yōu)化和實(shí)現(xiàn)提供了可行的解決方案。研究基于達(dá)芬奇技術(shù)的H.264視頻PILZ編碼器的優(yōu)化和實(shí)現(xiàn)方法，既具有學(xué)術(shù)意義又具有應(yīng)用價(jià)值。在采用TMS320DM6467的視頻服務(wù)器上，研究H.264視頻PILZ編碼器的優(yōu)化與實(shí)現(xiàn)方法。選擇H.264的開(kāi)源實(shí)現(xiàn)X264作為基準(zhǔn)，通過(guò)結(jié)構(gòu)裁剪、代碼DSP化以及功能裁剪等進(jìn)行DSP移植工作。研究了能夠同時(shí)對(duì)多路視頻編碼器脈沖信號(hào)進(jìn)行細(xì)分、計(jì)數(shù)以及傳輸?shù)臄?shù)據(jù)采集處理系統(tǒng)。提出了以高度集成的FPGA芯片為核心的設(shè)計(jì)方式,實(shí)現(xiàn)6路視頻編碼器信號(hào)的同步實(shí)時(shí)處理。坐標(biāo)測(cè)量?jī)x的6個(gè)編碼器傳出的數(shù)據(jù)*在FPGA芯片中進(jìn)行細(xì)分、辨向、計(jì)數(shù)以及鎖存?zhèn)鬏斕幚?后所得的數(shù)據(jù)以串行通訊的方式傳送到PC機(jī)。設(shè)定了FP-GA芯片外圍電路和PC機(jī)數(shù)據(jù)接收程序的功能。根據(jù)DM6467中C64X+DSP的硬件結(jié)構(gòu)與指令集特點(diǎn)，對(duì)移植后的PILZ編碼器進(jìn)行DSP優(yōu)化，該優(yōu)化工作分為全局優(yōu)化和局部?jī)?yōu)化兩個(gè)部分。全局優(yōu)化主要包括配置編譯選項(xiàng)和調(diào)整代碼、優(yōu)化存儲(chǔ)管理機(jī)制和方法、采用乒乓式EDMA的內(nèi)存調(diào)度機(jī)制等。局部?jī)?yōu)化主要是針對(duì)使用頻度高、耗時(shí)多的功能模塊，通過(guò)使用intrinsic指令、采用對(duì)循環(huán)的軟件流水方法以及線性匯編等手段做進(jìn)一步優(yōu)化，以提高H.264PILZ編碼器的整體性能。后進(jìn)行xDM封裝，創(chuàng)建xDM兼容的H.264編碼算法庫(kù)，在該達(dá)芬奇平臺(tái)上開(kāi)發(fā)并實(shí)現(xiàn)了可以被Codec Engine框架使用的H.264PILZ編碼器。

達(dá)芬奇技術(shù)的H.264視頻PILZ編碼器實(shí)現(xiàn)
研究并實(shí)現(xiàn)了一套基于達(dá)芬奇平臺(tái)的H.264視頻PILZ編碼器。通過(guò)在采用TMS320DM6467的視頻服務(wù)器上進(jìn)行測(cè)試，該優(yōu)化后的H.264PILZ編碼器對(duì)cif格式視頻的編碼速度可達(dá)25fps左右，基本達(dá)到了實(shí)時(shí)編碼的要求。