A06B-6111-H030驅(qū)動*價優(yōu)

DSP處理器的性能可分為三個檔次：低成本、低性能DSPs，低能耗的中段DSPs和多樣化的DSPs。低成本性能的低端DSPs是工業(yè)界使用廣泛的處理器。在這一范圍內(nèi)的產(chǎn)品有：ADSP－21xx，TMS320C2xx，DSP560xx等系列，它們的運行速度一般為20～50MIPS，并在維持適當能量消耗和存儲容量的同時，提供優(yōu)質(zhì)的DSP性能。價格適中的DSP處理器，通過增加時鐘頻率，結(jié)合更為復雜的硬件來提高的性能，形成了DSPs的中段產(chǎn)品，如DSP16xx，TMS320C54x系列，它們的運行速度為100～150MIPS，通常用在無線電訊設備和高速解調(diào)器中，要求相對高的處理速度和低的能耗。DSPs由于被超高速處理需求的推動，其結(jié)構(gòu)真正開始進行分類和向多樣化發(fā)展，有關(guān)結(jié)構(gòu)下節(jié)詳述。DSPs的主頻達到150MHz以上，處理速度為1000MIPS以上，如TI的TMS320C6X系列、ADI的Tiger SHARC等。
評價指標
 
評價處理器性能的指標有很多，常用的是速度，但能耗和存儲器容量指標也很重要，特別是在嵌入系統(tǒng)應用上。鑒于DSPs的日益增多，系統(tǒng)設計者要想選出在給定應用設備上能夠提供佳性能的處理器變得比較困難。過去，DSP系統(tǒng)設計者依靠MIPS或類似的量度，來大概了解不同芯片提供的相對性能。不幸的是，隨著處理器技術(shù)的多樣化，象MIPS這樣的傳統(tǒng)量度越來越不準確，因為MIPS并不是實際測量性能。由于DSP應用程序的特征之一是大部分的處理工作集中在程序的一部分（核心程序），因此可以用與信號處理相關(guān)的基準程序來測試評估DSP處理器。BDTI公司已完成成套的核心標準，并注冊了一種新型混合速度度量：BDTI分數(shù)。
概述
 近兩年，DSP處理器的更高性能由于不能從傳統(tǒng)結(jié)構(gòu)中得到解決，因此提出了各種提高性能的策略。其中提高時鐘頻率似乎是有限的，好的方法是提高并行性。提高操作并行性，可以由兩個途徑實現(xiàn)：提高每條指令執(zhí)行的操作的數(shù)量，或者是提高每個指令周期中執(zhí)行的指令的數(shù)量。這兩種并行要求產(chǎn)生了多種DSPs新結(jié)構(gòu)。
增強型
 
DSP
以前，DSP處理器使用復雜的、混合的指令集，使編程者可以把多個操作編碼在一條指令中。傳統(tǒng)上DSP處理器在一條指令周期只發(fā)射并執(zhí)行一條指令。這種單流、復雜指令的方法使得DSP處理器獲得很強大的性能而無需大量的內(nèi)存。
在保持DSP結(jié)構(gòu)和上述指令集不變的情況下，要提高每個指令的工作量，其中的一個辦法是用額外的執(zhí)行單元和增加數(shù)據(jù)通路。例如，一些的DSP有兩個乘法器，而不是一個。我們把使用這種方法的DSP叫做撛鑾啃統(tǒng)9媯模櫻袛，因為它們的結(jié)構(gòu)與前一代的DSP相似，但性能在增加執(zhí)行單元后大大增強了。當然，指令集必須也同時增強，這樣編程者才能在一條指令中更多的并行操作，以利用額外的硬件。增強型DSPs的例子有朗訊公司的DSP16000，ADI的ADSP2116x。增強型DSPs的優(yōu)點是兼容性好，而且與較早的DSP具有相似的成本和功耗。缺點是結(jié)構(gòu)復雜、指令復雜，進一步發(fā)展有限。
VLIW
 
結(jié)構(gòu)
如前所述，傳統(tǒng)上的DSP處理器使用復雜的混合指令，并在一條指令循環(huán)中只流出和執(zhí)行一條指令。然而，近有些DSP采用一種更RISC化的指令集，并且在一條指令周期執(zhí)行多條指令，使用大的統(tǒng)一的寄存器堆。例如，Siemems的Carmel、Philips的TriMedia和TI的TMS320C62XX處理器族都使用了超長指令字（VLIW）結(jié)構(gòu)。C62xx處理器每次取一個256位的指令包，把包解析為8個32位的指令，然后把它們引到其8個獨立的執(zhí)行單元。在好的情況下，C62xx同時執(zhí)行8個指令棗這種情況下達到了*的MIPS率（如1600MIPS）。VLIW結(jié)構(gòu)的優(yōu)點是高性能、結(jié)構(gòu)規(guī)整（潛在的易編程和好的目標編譯系統(tǒng)）。缺點是高功耗、代碼膨脹－需要寬的程序存儲器、新的編程/編譯困難（需跟蹤指令安排，易破壞流水線使性能下降）。
超標量體
 
超標量體系結(jié)構(gòu)
象VLIW處理器一樣，超標量體系結(jié)構(gòu)并行地流出和執(zhí)行多個指令。但跟VLIW處理器不同的是，超標量體系結(jié)構(gòu)不清楚需要并行處理的指令，而是使用動態(tài)指令規(guī)劃，根據(jù)處理器可用的資源，數(shù)據(jù)依賴性和其他的因素來決定哪些指令要被同時執(zhí)行。超標量體系結(jié)構(gòu)已經(jīng)*用于高性能的通用處理器中，如Pentium和PowerPC。近，ZSP公司開發(fā)出商業(yè)的超標量體系結(jié)構(gòu)的DSP
ZSP164xx。超標量結(jié)構(gòu)的優(yōu)點是性能有大的跨越、結(jié)構(gòu)規(guī)整、代碼寬度沒有明顯增長。缺點是非常高的功耗、指令的動態(tài)安排使代碼優(yōu)化困難。
結(jié)構(gòu)
單指令多數(shù)據(jù)流（SIMD）處理器把輸入的長的數(shù)據(jù)分解為多個較短的數(shù)據(jù)，然后由單指令并行地操作，從而提高處理海量、可分解數(shù)據(jù)的能力。該技術(shù)能大幅度地提高在多媒體和信號處理中大量使用的一些矢量操作的計算速度，如坐標變換和旋轉(zhuǎn)。
通用處理器SIMD增強的兩個例子是Pentium的MMX擴展和PowerPC族的AltiVec擴展。simd在一些高性能的DSP處理器中也有應用。例如，DSP16000在其數(shù)據(jù)路中支持有限的SIMD風格的操作，而Analog
Devices近推出了有名的SHARC的新一代DSP處理器，進行了SIMD能力的擴展。SIMD結(jié)構(gòu)由于使總線、數(shù)據(jù)通道等資源充分使用，并無需改變信號處理（含圖象、語音）算法的基本結(jié)構(gòu)，因此SIMD結(jié)構(gòu)使用越來越普遍。SIMD結(jié)構(gòu)遇到的問題是算法、數(shù)據(jù)結(jié)構(gòu)必須滿足數(shù)據(jù)并行處理的要求，為了加速，循環(huán)常常需要被拆開，處理數(shù)據(jù)需要重新安排調(diào)整。通常SIMD僅支持定點運算。
混合結(jié)構(gòu)

A06B-6111-H030驅(qū)動*價優(yōu)

 A06B-0506-B004#7008
A06B-0502-B855
A06B-0502-B756
A06B-0502-B754
A06B-0502-B751
A06B-0502-B204#7000
A06B-0501-B755
A06B-0501-B754
A06B-0501-B751
A06B-0377-B575
A06B-0373-B675#7075
A06B-0373-B569#7076
A06B-0373-B510#7076 
A06B-0373-B176
A06B-0373-B075
A06B-0372-B169
A06B-0369-B259 
A06B-0356-B755
A06B-0352-B731
A06B-0348-B356
A06B-0346-B357
A06B-0345-B231
A06B-0318-B072#7008
A06B-0317-B081#7008
A06B-0317-B074#7008
A06B-0315-B272
A06B-0315-B205#7008
A06B-0315-B202#7008
A06B-0315-B063
A06B-0315-B043
A06B-0315-B031
A06B-0314-B574#7000
A06B-0314-B155
A06B-0314-B074#7000
A06B-0313-B574#7008
A06B-0313-B505#7008
A06B-0312-B064