靜電放電（ESD）理論研究的已經(jīng)相當成熟，為了模擬分析靜電事件，前人設(shè)計了很多靜電放電模型。

常見的靜電模型有：人體模型（HBM），帶電器件模型，場感應(yīng)模型，場增強模型，機器模型和電容耦合模型等。芯片級一般用HBM做測試，而電子產(chǎn)品則用IEC 6 1000-4-2的放電模型做測試。為對 ESD 的測試進行統(tǒng)一規(guī)范，在工業(yè)標準方面，歐共體的 IEC 61000-4-2 已建立起嚴格的瞬變沖擊抑制標準；電子產(chǎn)品必須符合這一標準之后方能銷往歐共體的各個成員國。

因此，大多數(shù)生產(chǎn)廠家都把 IEC 61000-4-2看作是 ESD 測試的事實標準。我國的國家標準（GB/T 17626.2-1998）等同于IEC 61000-4-2。大多是實驗室用的靜電發(fā)生器就是按 IEC 61000-4-2的標準，分為接觸放電和空氣放電。放電頭按接觸放電和空氣放電分尖頭和圓頭兩種。

靜電放電主要電流是一個上升沿在1nS左右的一個上升沿，要消除這個上升沿要求ESD保護器件響應(yīng)時間要小于這個時間。靜電放電的能量主要集中在幾十MHz到500MHz，很多時候我們能從頻譜上考慮，如濾波器濾除相應(yīng)頻帶的能量來實現(xiàn)靜電防護

當集成電路（ IC ）經(jīng)受靜電放電（ ESD）時，放電回路的電阻通常都很小，無法限制放電電流。例如將帶靜電的電纜插到電路接口上時，放電回路的電阻幾乎為零，造成高達數(shù)十安培的瞬間放電尖峰電流，流入相應(yīng)的 IC 管腳。瞬間大電流會嚴重損傷 IC ，局部發(fā)熱的熱量甚至會融化硅片管芯。ESD 對 IC的損傷還包括內(nèi)部金屬連接被燒斷，鈍化層受到破壞，晶體管單元被燒壞。

ESD 還會引起 IC 的死鎖（ LATCHUP）。這種效應(yīng)和 CMOS 器件內(nèi)部的類似可控硅的結(jié)構(gòu)單元被激活有關(guān)。高電壓可激活這些結(jié)構(gòu)，形成大電流信道，一般是從 VCC 到地。串行接口器件的死鎖電流可高達 1A 。死鎖電流會一直保持，直到器件被斷電。不過到那時， IC 通常早已因過熱而燒毀了。