等離子刻蝕機(jī)

SPTS作為*的深硅刻蝕和犧牲層刻蝕設(shè)備的供應(yīng)商，SPTS能夠提供一系列的解決方案來滿足客戶的生產(chǎn)和開發(fā)要求。通過一系列的技術(shù)的開發(fā)，SPTS能為客戶提供一系列的*的工藝，比如功率MOSFET和200mm和300mm晶圓上的端封裝（3D封裝和芯片級(jí)封裝）。

深硅刻蝕工藝的主要過程包括：

1） 鈍化處理過程（C4F8等離子體）

一階段：由C4F8產(chǎn)生CFn聚合物沉淀在所有的表面

2） 刻蝕過程（SF6等離子體）

第二階段：由于離子體的定向運(yùn)動(dòng)，基面上的聚合物被去除的速度要比在側(cè)壁的去除速度快。

第三階段：暴露的硅表面就會(huì)被F系物刻蝕掉，SF6*提供等離子體，來實(shí)現(xiàn)高深寬比的刻蝕。

等離子刻蝕機(jī)

深硅刻蝕的主要應(yīng)用包括: MEMS，*封裝（TSV）,功率器件等等。

SPTS提供一系列的設(shè)備來滿足客戶研發(fā)到生產(chǎn)不同的要求。包括ICP-SR/SRE系列，而Pegasus則是大量生產(chǎn)所使用的設(shè)備。

Pegasus是行業(yè)先的深槽刻蝕設(shè)備，可以提供理想的刻蝕速度，但同時(shí)保證側(cè)面特征良好控制和一致性。通過利軟件“boost and delay”和利 “parameter ramping” 以及絕緣硅技術(shù)實(shí)現(xiàn)了高性能的工藝控制。

parameter ramping技術(shù)：

實(shí)時(shí)調(diào)節(jié)工藝過程參數(shù)，以達(dá)到理想的側(cè)面輪廓。